]*>","")" />
摘要: 简要介绍了DVB数字视频广播条件接收系统中通用加扰算法的原理。基于Altera公司StratixII系列的FPGA,底层各模块采用硬件描述语言(VerilongHDL)进行描述,顶层采用原理图设计的方式,设计出采用DVB通用加扰算法的加扰器。利用QuartusII7.2进行编译、仿真,从对编译及各模块的仿真结果分析,块加密模块与流加密模块的最高时钟频率分别达到229.89 MHz与331.27 MHz,达到了设计要求。最后在FPGA上测试表明:本设计可以应用于实际TS流的加扰。