›› 2012, Vol. 34 ›› Issue (2): 233-236.

• 电子电工 • 上一篇    下一篇

基于FPGA的高速雷达信号实时处理

李若铭1 杨唐胜1 柯仙胜2   

  1. 1. 湖南大学电气与信息工程学院,长沙 410082;2. 上海皮赛电子有限公司,上海 2000120
  • 出版日期:2012-04-25 发布日期:2012-05-31

  • Online:2012-04-25 Published:2012-05-31

摘要:

介绍了一种实现高速雷达信号实时处理的IP核的实现方法。将采样率为4G/S的雷达采样信号分为16路采样频率为250 M/S的信号并行输入给FPGA芯片。然后,在芯片内对这16路信号进行并行处理,完成采样信号与特征库信号的相关计算。首先介绍了快速相关计算的方法和重叠相加法的原理,给出了用FPGA实现快速实时相关计算框图。通过平台测试和仿真计算,结果表明,设计满足资源、时序以及精度等各方面要求。

关键词: FPGA, 并行处理, 实时相关计算, 重叠相加法, 雷达