›› 2012, Vol. 34 ›› Issue (2): 233-236.
• 电子电工 • 上一篇 下一篇
李若铭1 杨唐胜1 柯仙胜2
出版日期:
发布日期:
Online:
Published:
摘要:
介绍了一种实现高速雷达信号实时处理的IP核的实现方法。将采样率为4G/S的雷达采样信号分为16路采样频率为250 M/S的信号并行输入给FPGA芯片。然后,在芯片内对这16路信号进行并行处理,完成采样信号与特征库信号的相关计算。首先介绍了快速相关计算的方法和重叠相加法的原理,给出了用FPGA实现快速实时相关计算框图。通过平台测试和仿真计算,结果表明,设计满足资源、时序以及精度等各方面要求。
关键词: FPGA, 并行处理, 实时相关计算, 重叠相加法, 雷达
李若铭 杨唐胜 柯仙胜 . 基于FPGA的高速雷达信号实时处理[J]. , 2012, 34(2): 233-236.
0 / / 推荐
导出引用管理器 EndNote|Ris|BibTeX
链接本文: https://www.globesci.com/CN/
https://www.globesci.com/CN/Y2012/V34/I2/233